กฎของมัวร์อยู่ในช่วงเปลี่ยนผ่าน

หากเราต้องการการยืนยันว่าการเปลี่ยนไปสู่ขั้นตอนต่อไปในกฎของมัวร์เติบโตยากขึ้นการประกาศของ Intel เมื่อสัปดาห์ที่แล้วว่าชิป 10nm ของมันจะล่าช้าไปจนถึงครึ่งหลังของปี 2560 ดูเหมือนจะพิสูจน์กรณีนี้แล้ว อย่างไรก็ตามการประกาศล่าสุดจาก บริษัท อื่น ๆ ในการประชุมเซมิคอนเวสต์เมื่อสัปดาห์ที่แล้วระบุว่ารายงานการเสียชีวิตของกฎหมายได้รับการพูดเกินจริงอย่างมาก

Brian Krzanich CEO ของ Intel ประกาศล่าช้า 10nm ในระหว่างการประกาศผลประกอบการไตรมาสสองของ บริษัท ก่อนหน้านี้คาดว่าจะมีการเปิดตัวชิปภายในสิ้นปีหน้าหรือต้นปี 2560 ในขณะที่สาย 14nm ตัวที่สองของ บริษัท ซึ่งเป็นโปรเซสเซอร์รุ่นที่หกที่รู้จักกันในชื่อ Skylake นั้นมีคุณสมบัติและควรเริ่มส่งมอบในไตรมาสนี้ ผลิตภัณฑ์ 14nm หรือที่รู้จักกันในชื่อ Broadwell ในรุ่นเดียวเมื่อปลายปีที่แล้วและขยายวงกว้างขึ้นเมื่อต้นปีนี้) จากข้อมูลของ Krzanich จะมีตระกูลชิป 14nm ที่รู้จักกันในชื่อ Kaby Lake ซึ่งสร้างขึ้นโดยใช้สถาปัตยกรรม Skylake พร้อมการปรับปรุงประสิทธิภาพบางอย่างซึ่งจะเปิดตัวในช่วงครึ่งหลังของปี 2559 ในขณะที่ผลิตภัณฑ์ 10nm ตัวแรกที่รู้จักกันในชื่อ Cannonlake ช่วงครึ่งหลังของปี 2560

จำได้ว่าการเปลี่ยนจาก 22nm เป็น 14nm นั้นล่าช้าเช่นเดียวกันโดย Krzanich อ้างถึงความยากลำบากในการพิมพ์หินและจำนวนขั้นตอนการทำลวดลายหลายอย่างที่จำเป็นเมื่อย้ายไปยังโหนดใหม่แต่ละโหนดซึ่งเป็นสาเหตุของความล่าช้า เขาตั้งข้อสังเกตว่า Intel คาดว่าชิป 10nm จะไม่ถูกผลิตด้วยเทคโนโลยี ultraviolet lithography (EUV) ซึ่งทำให้ระยะเวลายาวนานที่สุดในการทำชิป โดยไม่ต้อง เปลี่ยนไปใช้รูปแบบการพิมพ์หินที่ทันสมัยกว่านี้

โดยรวมแล้วเขากล่าวว่าขณะนี้ Intel คาดว่าจะใช้เวลา 2.5 ปีระหว่างโหนดกระบวนการ (โปรดทราบว่า Intel ได้ส่งชิป "Ivy Bridge" 22nm ตัวแรกในต้นปี 2012)

Krzanich กล่าวต่อไปว่าในขณะที่ Intel เปลี่ยนจาก 10nm เป็น 7nm พวกเขาจะ "พยายามอย่างต่อเนื่องที่จะย้อนกลับไปถึงสองปี" ระหว่างโหนด และเขากล่าวว่า Intel จะติดตามการครบกำหนดของ EUV การเปลี่ยนแปลงด้านวัสดุศาสตร์และความซับซ้อนของผลิตภัณฑ์เมื่อตัดสินใจเกี่ยวกับเวลา

TSMC ย้ำ 10nm ในต้นปี 2560

หากสิ่งที่เสนอให้กฎของมัวร์ชะลอตัวลงข่าวจากโรงหล่อเซมิคอนดักเตอร์ซึ่งผลิตชิปสำหรับ บริษัท เซมิคอนดักเตอร์แบบ fabless เช่น Qualcomm, MediaTek และ Nvidia แสดงว่าสิ่งต่าง ๆ กำลัง เร่งตัวขึ้น อย่างน้อยที่สุดพวกเขาก็ปิดช่องว่างเล็กน้อยกับ Intel

Taiwan Semiconductor Manufacturing Corp. (TSMC) โรงหล่อที่ใหญ่ที่สุดในโลกกล่าวว่ากำลังดำเนินการส่ง 10nm ในช่วงไตรมาสแรกของปี 2560 TSMC กล่าวว่าได้เริ่มผลิตหน่วยประมวลผล FinFET 16nm เครื่องแรกในไตรมาสที่สอง เดือน. (นี่หมายถึงการจัดส่งไปยังลูกค้าของ TSMC ไม่ใช่ผู้ใช้ปลายทางเรายังไม่เห็นชิปดังกล่าวที่จัดส่งในผลิตภัณฑ์ขั้นสุดท้าย

Mark Liu ซีอีโอของ TSMC กล่าวว่ากระบวนการ 10nm ในการติดตามการจัดส่งผลิตภัณฑ์จริงในต้นปี 2560 เขากล่าวว่าชิ้นส่วน 10nm จะเร็วขึ้น 15% ที่กำลังรวมเดียวกันหรือใช้พลังงานน้อยลง 35% ที่ความเร็วเดียวกันพร้อมมากกว่า มากกว่าความหนาแน่นของประตูสองเท่าของกระบวนการ 16nm

หากสิ่งนี้ผ่านไปแล้วผลิตภัณฑ์ที่ผลิตในกระบวนการ 10nm ของ TSMC สามารถออกสู่ตลาดได้หนึ่งไตรมาสหรือก่อนหน้านั้นที่ผลิตจากกระบวนการ 10nm ของ Intel ซึ่งจะเป็นการพลิกผันครั้งใหญ่ในอุตสาหกรรม อย่างไรก็ตามโปรดทราบว่า TSMC ได้ประกาศความล่าช้าในอดีตที่ผ่านมาน้อยกว่าหนึ่งปีที่ผ่านมากล่าวว่าคาดว่าการผลิตความเสี่ยง 10nm จะเริ่มในปลายปี 2558 และอ้างถึงความเร็วและเป้าหมายพลังงานที่ก้าวร้าวมากขึ้น

ในขณะเดียวกันซัมซุงประกาศว่าจะเริ่มผลิตชิป 10nm ภายในสิ้นปี 2559 ซัมซุงส่งผลิตภัณฑ์ FinFET 14nm ตัวแรก Exynos 7 Octa เมื่อต้นปีนี้ในโทรศัพท์ Galaxy S6 นั่นเป็นเพียงเล็กน้อยหลังจากการจัดส่งไดรฟ์ 14nm ครั้งแรกของ Intel (แม้ว่ากระบวนการทั้งสองจะแตกต่างกันเล็กน้อย) ซึ่งเป็นการเปลี่ยนแปลงครั้งใหญ่จากยุคสมัยที่ Intel มีผู้นำในเทคโนโลยีการผลิตที่ยาวนาน

ซัมซุงยังได้อนุญาตให้ใช้เทคโนโลยี 14nm เพื่อ GlobalFoundries ซึ่งกล่าวว่าจะอยู่ในปริมาณที่เพิ่มขึ้นของเทคโนโลยี 14nm ในปลายปีนี้ ลูกค้าของ GlobalFoundries รวมถึง AMD ซึ่งอ้างว่ามีแผนที่จะเปิดตัวเทคโนโลยี 14nm FinFET ในผลิตภัณฑ์ต่าง ๆ ในช่วงปี 2559 และเพิ่งซื้อธุรกิจการทำชิปของไอบีเอ็ม

GlobalFoundries เสนอ 22nm FD-Soi

GlobalFoundries ยังวางแผนที่จะเสนอวิธีการแก้ปัญหาที่แตกต่างกันที่เรียกว่า 22nm FD-Soi (ซิลิกอนบนฉนวนเต็มหมด) ประกาศเมื่อสัปดาห์ที่แล้ว กระบวนการนี้ใช้ทรานซิสเตอร์ระนาบแบบดั้งเดิมมากกว่า 3D FinFETs แต่ที่นี่พวกมันถูกสร้างขึ้นบนเวเฟอร์ชนิดต่าง ๆ ที่รู้จักกันในชื่อซอย GlobalFoundries อ้างว่าด้วยวิธีการนี้มันสามารถผลิตชิปที่ให้ประสิทธิภาพที่ดีขึ้นและใช้พลังงานต่ำกว่ากระบวนการ 28nm planar ที่ใช้กันทั่วไปในราคาที่เทียบเคียงได้ (และต้นทุนที่ต่ำกว่า FinFET 14nm ซึ่งต้องผ่านการพิมพ์หิน 193nm) GlobalFoundries กล่าวว่ากระบวนการส่งผลให้ขนาดของแม่พิมพ์มีขนาดเล็กลง 20% เมื่อเทียบกับ 28nm

ในขณะที่ fab กล่าวว่า FinFET ให้ประสิทธิภาพมากขึ้นและเป็นที่ต้องการในบางแอพพลิเคชั่น แต่เชื่อว่ากระบวนการใหม่นี้เหมาะสำหรับมือถือกระแสหลัก, Internet of Things, RF และตลาดเครือข่าย เมื่อเปรียบเทียบกับผลิตภัณฑ์ FinFET 14nm GlobalFoundries กล่าวว่ากระบวนการนี้ต้องการเลเยอร์พิมพ์หินแช่ที่น้อยลงเกือบ 50% ซึ่งจะช่วยลดต้นทุน

Samsung ก็กำลังวางแผนเสนอ FD-Soi แม้ว่าจะอยู่ที่ 28nm

เมื่อไม่นานมานี้ IBM และพันธมิตรได้ประกาศว่าพวกเขาผลิตชิปทดสอบ 7nm ในห้องปฏิบัติการ แต่แน่นอนว่าจะมีทางยาวระหว่างห้องปฏิบัติการและการผลิตในปริมาณมาก

Semicon West แสดงเครื่องมือใหม่

อนาคตของการผลิตชิปยังเป็นหัวข้อในการประชุมเซมิคอนเวสต์เมื่อสัปดาห์ที่แล้วซึ่งผู้ผลิตอุปกรณ์การผลิตเซมิคอนดักเตอร์ได้พูดคุยถึงความก้าวหน้าที่พวกเขาทำกับเทคโนโลยีใหม่

ดูเหมือนจะมีฉันทามติทั่วไปเกี่ยวกับแผนงานลอจิกแม้ว่าเวลาจะไม่ชัดเจน ขั้นตอนต่อไปน่าจะเป็นการเปลี่ยนไปใช้วัสดุทางเลือกโดยเฉพาะวัสดุช่องทางใหม่ (เช่นที่ IBM ใช้ในชิปทดสอบ 7nm) เช่นซิลิคอนเจอร์เมเนียม (SiGE) และอินเดียมแกลเลียม arsenide (InGaAs) ความคิดก็คือวัสดุดังกล่าวจะขยายการใช้งานของการออกแบบ FinFET สำหรับอีกสองสามชั่วอายุคนและจากนั้นอุตสาหกรรมอาจเปลี่ยนไปใช้โครงสร้างทรานซิสเตอร์ใหม่ทั้งหมดบางทีอาจจะเป็นทรานซิสเตอร์เกตรอบ ๆ บางครั้งเรียกว่า nanowires บางแห่งรอบโหนด 5nm

ในการพิมพ์หิน ASML กล่าวว่าเป้าหมายสำหรับอุปกรณ์ EUV คือ 1, 000 เวเฟอร์ต่อวันที่ความพร้อม 50% และยังคงเป็นเป้าหมายที่จะให้ EUV พร้อมสำหรับการผลิต 7nm แม้ว่ามันจะใช้สำหรับชั้นที่มีความสำคัญเพียงห้าถึง 10 ชั้นเท่านั้น และการพิมพ์หิน 193nm จะยังคงทำงานเป็นกลุ่ม ก่อนหน้านี้ได้ประกาศว่าลูกค้าในสหรัฐอเมริกาที่ไม่มีชื่อซึ่งสันนิษฐานว่าเป็น Intel โดยผู้สังเกตการณ์เกือบทั้งหมดได้ตกลงซื้อเครื่องมือพิมพ์หิน 15 EUV ASML ยืนยันว่า Intel ได้ซื้อระบบจริงหกระบบโดยจะส่งมอบสองระบบในปีนี้

ในขณะที่การสนทนาส่วนใหญ่เกี่ยวกับกฎของมัวร์อยู่รอบ ๆ ชิปตรรกะก็ควรสังเกตว่าชิปหน่วยความจำยังอยู่ในช่วงการเปลี่ยนภาพ DRAM ย่อตัวช้าลงอย่างมาก ผู้ผลิตส่วนใหญ่ตอนนี้อยู่ในช่วงเปลี่ยนผ่านไปเป็น 20nm DRAM ซึ่งอาจเหลืออีกหนึ่งหรือสองรุ่น ความก้าวหน้าหรือความหนาแน่นที่เพิ่มขึ้นนั้นจะต้องมาจากกำลังการผลิตเพิ่มเติมขนาดเวเฟอร์ที่ใหญ่ขึ้น (450 มม.) สแต็กชิพ 3D (Hybrid Memory Cubes) หรืออาจเป็นหน่วยความจำชนิดใหม่เช่น MRAM

ในหน่วยความจำแฟลช NAND สถานการณ์จะแตกต่างกันเล็กน้อย หน่วยความจำแฟลช NAND นั้นต่ำกว่า 20nm และเช่นเดียวกับ DRAM มันมีพื้นที่เหลือมากพอที่จะขยายไปมาก หัวข้อยอดนิยมคือ 3D NAND ซึ่งใช้เซลล์หน่วยความจำหลายชั้นที่ประดิษฐ์ด้วยฟิล์มที่บางและสม่ำเสมอ ขนาดคุณสมบัติของแต่ละเซลล์ไม่จำเป็นต้องมีขนาดเล็กอีกต่อไป (พวกมันจะกลับไปที่ประมาณ 40-50nm) แต่ความหนาแน่นยังคงขยายตัวอย่างต่อเนื่องโดยอาจเพิ่ม 1 เทราบิตบนชิปโดยเพิ่มเลเยอร์เพิ่มเติม การพิมพ์หินนั้นง่ายกว่ามาก แต่ต้องใช้เครื่องมือระดับอะตอมขั้นสูงกว่าสำหรับการวางและการแกะสลักอาร์เรย์หน่วยความจำเหล่านี้

Samsung มีการผลิตในปริมาณมากและ 3D NAND รุ่นที่สองที่มี 32 ชั้นสามารถบรรจุได้สูงสุด 128Gb (16GB) บนชิปตัวเดียว สัปดาห์นี้ซัมซุงประกาศเปิดตัว SSD ระดับองค์กร 6Gbps ที่สามารถจัดเก็บข้อมูลได้สูงสุด 3.86TB ในรูปแบบ 2.5 นิ้วโดยใช้ชิป 128Gb เหล่านี้ ทั้งพันธมิตร Micron / Intel และ SK Hynix คาดว่าจะเริ่มการผลิตจำนวนมากของ 3D NAND ในปลายปีนี้ Micron และ Intel อ้างว่าเทคโนโลยีช่องว่างอากาศของพวกเขาจะทำให้พวกเขาสามารถสร้างชิปหนาแน่นขึ้นโดยเริ่มที่ 256Gb และ 384Gb ในขณะที่ SK Hynix วางแผนที่จะใช้ 36 ชั้นตามด้วย 48 ชั้นในปีหน้าเพื่อเพิ่มความหนาแน่น โตชิบาและ SanDisk จะเปิดตัวในปีหน้า ที่ Semicon West บริษัท อุปกรณ์ต่างๆกล่าวว่าการเปลี่ยนมาใช้ 3D NAND นั้นเกิดขึ้นเร็วกว่าที่คาดการณ์ไว้และประมาณการณ์ว่า 15% ของกำลังการผลิตโลกโดยบิตจะเปลี่ยนไปภายในสิ้นปีนี้