วีดีโอ: Настя и сборник весёлых историй (กันยายน 2024)
หนึ่งในสิ่งที่ยิ่งใหญ่ในการประชุมระหว่างประเทศในระหว่างสัปดาห์ (ISSCC) คือการอภิปรายว่าอุตสาหกรรมจะสร้างโปรเซสเซอร์ที่ 10nm และต่ำกว่าได้อย่างไรและการดำเนินการดังกล่าวจะคุ้มค่าหรือไม่
เพื่อนอาวุโสของ Intel Mark Bohr ได้พูดคุยอย่างครอบคลุมบนแผงซึ่งเขาย้ำถึงความเชื่อของ Intel ว่ากฎของมัวร์ - แนวคิดที่ความหนาแน่นของชิปสามารถเพิ่มขึ้นเป็นสองเท่าในแต่ละรุ่นที่ประสบความสำเร็จ ดังที่ Intel ได้เคยกล่าวไว้ก่อนหน้านี้ Bohr กล่าวว่าเขาเชื่อว่าสามารถผลิตชิปที่ 10nm และ 7nm ได้โดยใช้เครื่องมือพิมพ์หินที่มีอยู่แม้ว่าแน่นอนว่ามันจะมีเครื่องมือพิมพ์หินอัลตราไวโอเลต (EUV) สุดขีด
ประเด็นสำคัญของเขาคือการปรับขนาดอย่างต่อเนื่องจำเป็นต้องมีนวัตกรรมใหม่ ๆ ในกระบวนการและการออกแบบ (เช่นการแนะนำการเชื่อมต่อทองแดง, ซิลิกอนที่ทำให้เครียด, ประตูไฮ - เค / โลหะ, และเทคโนโลยี FinFET) และนวัตกรรมต่อไป ปรับสเกลเป็น 10 และ 7nm และต่ำกว่า แต่เขาไม่ได้ให้รายละเอียดใหม่ใด ๆ เกี่ยวกับการเปลี่ยนแปลงของกระบวนการวัสดุหรือโครงสร้างที่ Intel จะใช้ในโหนดใหม่
ตรงกันข้ามกับรายงานที่ตีพิมพ์บางส่วน Bohr ไม่ได้ยืนยันจริง ๆ ว่า Intel จะจัดส่งชิ้นส่วน 10nm ในปี 2559 (เนื่องจาก Intel จัดส่งชิป 14nm ตัวแรกเมื่อสิ้นปี 2557 การจัดส่ง 10nm ในปีหน้าจะตรงกับจังหวะสองปีทั่วไปของกระบวนการ โหนดเมื่อฉันถาม CEO Intel Brian Krzanich ว่าจังหวะสองปีจะยังดำเนินต่อไปเขาบอกว่า Intel เชื่อว่าทำได้) กระบวนการ 14nm ของ Intel นั้นช้ากว่าที่คาดการณ์ไว้และในขณะที่ Bohr กล่าวว่าสายการผลิต 10nm ของ บริษัท นั้น ปริมาณงานเมื่อเทียบกับที่ 14nm อยู่ในจุดเดียวกันในความคืบหน้าของ บริษัท ไม่ต้องการที่จะมุ่งมั่น
Bohr เห็นได้ชัดว่าเขาคาดหวังว่าไม่เพียง แต่จะปรับขนาดชิปต่อไป แต่ในขณะที่ต้นทุนในการทำแผ่นเวเฟอร์แต่ละครั้งจะยังคงเพิ่มขึ้นความหนาแน่นของทรานซิสเตอร์ที่เพิ่มขึ้นก็เพียงพอแล้วเพื่อให้ต้นทุนการผลิตต่อทรานซิสเตอร์จะลดลง คุ้มค่าที่จะดำเนินการปรับขนาด เขาเคยพูดเรื่องนี้มาก่อน แต่มันตรงกันข้ามกับ บริษัท อื่นที่สงสัยมากขึ้น
เขาชี้ให้เห็นว่าประวัติศาสตร์ของการออกแบบชิปนั้นมีการบูรณาการมากขึ้นเรื่อย ๆ ด้วยการออกแบบ System-on-Chip (SoC) ที่ทันสมัยในขณะนี้ได้รวมสิ่งต่าง ๆ เช่นพลังงานระดับต่างๆส่วนประกอบอะนาล็อกและระบบอินพุตเอาต์พุตแรงดันสูง ในอนาคตอาจปล่อยให้ชิป 2.5D (ที่ตายแยกต่างหากเชื่อมต่อผ่านบัสภายในแพคเกจ) หรือแม้กระทั่งชิป 3D (ที่จุดผ่านซิลิคอนหรือ TSVs เชื่อมต่อหลายชิปตาย) เขากล่าวว่าระบบดังกล่าวจะดีสำหรับระบบ บูรณาการ แต่ไม่ดีสำหรับต้นทุนต่ำ
Bohr กล่าวว่าชิป 3 มิติที่มี TSV ทำงานได้ไม่ดีกับ CPU ประสิทธิภาพสูงเพราะคุณไม่สามารถรับความหนาแน่น TSV ที่เพียงพอหรือจัดการกับปัญหาเรื่องความร้อนและแม้แต่ใน SoC มือถือซึ่งเป็นไปได้ทางเทคนิคมากขึ้น มีการใช้งานจริงเนื่องจากยังเพิ่มค่าใช้จ่ายมากเกินไป
ผู้ค้ารายอื่นมีมุมมองที่แตกต่างกันอย่างที่คุณคาดหวัง
Kinam Kim ประธาน Samsung Electronics ชี้ให้เห็นว่าความหนาแน่น - จำนวนทรานซิสเตอร์ต่อพื้นที่ชิป - เพิ่มขึ้นอย่างต่อเนื่อง
แต่เขายังชี้ให้เห็นว่าเรากำลังเข้าใกล้ขีด จำกัด ทางทฤษฎีที่ 1.5nm และด้วย EUV รวมกับการพิมพ์ลวดลายสี่เท่ามันเป็นไปได้ในทางทฤษฎีที่จะได้ 3.25nm แต่เขาคาดหวังว่าการไปถึงที่นั่นอุตสาหกรรมจะต้องการเครื่องมือโครงสร้างและวัสดุใหม่
ตัวอย่างเช่นเขาแนะนำให้ซัมซุงอาจย้ายการผลิตตรรกะจาก FinFETs (ซึ่ง Intel เริ่มผลิตเมื่อไม่กี่ปีที่ผ่านมาและ Samsung เพิ่งเริ่มจัดส่ง) ไปยังผู้ติดต่อรอบด้านและรายชื่อ Nanowire ประมาณ 7nm ตามด้วยอุโมงค์ FETs ณ จุดนี้ บริษัท กำลังพิจารณาวัสดุใหม่เช่นกัน เขากล่าวว่าเทคโนโลยี DRAM และ NAND ได้รวมเอาคุณสมบัติใหม่ ๆ ไว้แล้วรวมถึงการผลิต 3D
ในขณะที่โรงหล่อชั้นนำ TSMC ไม่ได้นำเสนอเทคโนโลยีที่เฉพาะเจาะจง แต่ก็กำลังทำงานเกี่ยวกับวัสดุและโครงสร้างใหม่ด้วยเนื่องจากมันพร้อมที่จะพัฒนาการผลิต 16nm ในปีนี้และโหนดในอนาคตที่จะมาถึง
ฉันสนใจเป็นพิเศษในมุมมองที่แตกต่างกันเล็กน้อยว่าอุตสาหกรรมกำลังมุ่งหน้าไปทางใดโดย Sehat Sutardja ซีอีโอของ Marvell Technology Group
เขาบ่นว่าค่าใช้จ่ายในการสร้าง "มาสก์" (เทมเพลตสำหรับสร้างชิป) นั้นเพิ่มขึ้นมากกว่าเท่าตัวในแต่ละรุ่นและในอัตราปัจจุบันมันอาจสูงถึง 10 ล้านเหรียญสหรัฐในปี 2018 เนื่องจากต้นทุนของหน้ากากและ R & D เขากล่าวว่าการสร้าง SoC บนเทคโนโลยี FinFET ในปัจจุบันจะสมเหตุสมผลถ้าปริมาณตลอดอายุการใช้งานของชิปจะมีขนาดใหญ่มาก - 25 ล้านหน่วยหรือมากกว่า แต่ตลาดมีการแยกส่วนดังนั้นมันเป็นเรื่องยากสำหรับ บริษัท ส่วนใหญ่ที่จะมีปริมาณมากพอ
Sutardja กล่าวว่า SoCs มือถือในปัจจุบันมี "การรวมเข้าด้วยกันเพื่อประโยชน์ของเรามากเกินไป" โดยสังเกตว่ามีฟีเจอร์มากมายที่รวมอยู่ในชิปมือถือ (เช่น Southbridge สำหรับการเชื่อมต่อ I / O ตัวเลือกการเชื่อมต่อสำหรับ Wi-Fi และ Bluetooth และโมเด็ม) ยังไม่รวมอยู่ในโปรเซสเซอร์เดสก์ท็อปและแล็ปท็อป
แต่เขาเสนอให้ย้ายอุตสาหกรรมไปยังสิ่งที่เขาเรียกว่า MoChi (สำหรับโมดูลาร์ชิป) ซึ่งจะเกี่ยวข้องกับแนวคิดแบบเลโก้ที่จะรวมส่วนประกอบแต่ละอย่างเข้าด้วยกันเป็น "SoC เสมือน" เขากล่าวว่าจะอนุญาตให้แยกฟังก์ชั่นการคำนวณและไม่คำนวณด้วยฟังก์ชั่น CPU และ GPU ที่ผลิตบนโหนดที่ทันสมัยที่สุดและฟังก์ชั่นอื่น ๆ ที่แตกต่างกันและราคาไม่แพงโหนด ส่วนประกอบเหล่านี้จะเชื่อมต่อผ่านการเชื่อมต่อระหว่างกันซึ่งจะเป็นส่วนเสริมของบัส AXI มันเป็นความคิดที่น่าสนใจโดยเฉพาะอย่างยิ่งสำหรับผู้ค้ารายย่อยที่มีขนาดเล็กถึงแม้ว่า บริษัท จำนวนมากอาจต้องขึ้นเครื่องเพื่อให้ได้มาตรฐานนี้
การเข้ามาใช้ชิปที่ใหม่กว่าและดีกว่านั้นไม่ใช่เรื่องง่าย แต่ตอนนี้ดูเหมือนจะยากขึ้นกว่าเดิมและมีราคาแพงกว่าอย่างแน่นอน ผลลัพธ์อาจมีคู่แข่งน้อยลงและใช้เวลาระหว่างโหนดนานขึ้น แต่ก็ยังปรากฏว่าการปรับขนาดชิปจะดำเนินต่อไป
