วีดีโอ: ISSCC 2017 New Vision Chip Demo (ธันวาคม 2024)
ในขณะที่ผู้ขายชิปโดยทั่วไปจะไม่แนะนำชิปใหม่ในการประชุมประจำปีของ Solid State Circuit (ISSCC) พวกเขามักจะให้รายละเอียดเพิ่มเติมเกี่ยวกับการทำงานภายในของผลิตภัณฑ์ที่ประกาศแล้ว นี่คือบางสิ่งที่ฉันคิดว่าน่าสนใจในสัปดาห์นี้
สถาปัตยกรรมเซิร์ฟเวอร์ Ivytown ของ Intel
Intel ได้พูดถึงตระกูลโปรเซสเซอร์ Xeon E7 รุ่นล่าสุดซึ่งเป็นชิปที่มีมากถึง 15 คอร์และ 30 เธรดหรือที่เรียกว่า Ivytown มันขึ้นอยู่กับสถาปัตยกรรม Ivy Bridge EP ที่ใช้ใน Xeon E5 2600 V2 โปรเซสเซอร์นี้สร้างขึ้นโดยใช้เทคโนโลยีการผลิต 22nm ของ Intel พร้อมทรานซิสเตอร์ Tri-Gate (ครีบมีความสูง 34nm และกว้าง 8nm) และจะแทนที่ Xeon E7 ที่เป็นพื้นฐานของ Westmere EX ในการเปรียบเทียบ Xeon E7 ปัจจุบันซึ่งผลิตในโปรเซสเซอร์ 32nm planar HKMG มี 10 คอร์และ 20 เธรดและมีแคช L3 30MB เทียบกับ 37.5MB ในเวอร์ชั่น Ivytown
หนึ่งในคุณสมบัติที่น่าสนใจของตระกูลโปรเซสเซอร์ใหม่นี้คือสถาปัตยกรรมแบบแยกส่วน แผนผังห้องประกอบด้วยสามคอลัมน์ห้าคอร์แต่ละส่วนมีแคช L3 ของตัวเองริงบัสบัสฝังตัวและ IO เฉพาะที่ด้านบนและด้านล่างของคอลัมน์ (ลิงก์ QPI ที่ด้านบนและตัวควบคุมหน่วยความจำที่ด้านล่าง) Intel มีแผนที่จะสร้างรุ่น 10 คอร์โดยลบคอลัมน์ทางขวาออก และเพื่อสร้างรุ่น 6-core โดยการลบสองแถวออกไปอีก
รุ่น 15 คอร์มีทรานซิสเตอร์ 4.31 พันล้านตัว - ซึ่ง Intel กล่าวว่าเป็นโปรเซสเซอร์ที่ดีที่สุดสำหรับไมโครโปรเซสเซอร์ใด ๆ และมีขนาด 541 ตารางมิลลิเมตร รุ่น 10 คอร์มีทรานซิสเตอร์ 2.89 พันล้านและมีขนาด 341 ตารางมิลลิเมตร ตัวแปร 6 แกนมีทรานซิสเตอร์ 1.86 พันล้านและวัดขนาด 257 ตารางมิลลิเมตร ความถี่ในการใช้งานอยู่ระหว่าง 1.4GHz ถึง 3.8GHz พร้อม TDP ตั้งแต่ 40W ถึง 150W
สิ่งที่น่าสนใจอื่น ๆ ของ Ivytown ก็คือสถาปัตยกรรมบัฟเฟอร์หน่วยความจำ Die ตัวเดียวกันรองรับหน่วยความจำ DDR3 สี่ช่องมาตรฐานที่ทำงานสูงถึง 1867MT / s และอินเตอร์เฟสช่องทาง Single-Ended (VMSE) แรงดันโหมดสี่ช่องทางใหม่ไปยังบัฟเฟอร์หน่วยความจำส่วนขยายที่ทำงานที่ 2667 MT / s พรึบมันสามารถรองรับหน่วยความจำสูงสุด 12TB ในเซิร์ฟเวอร์ 8 ซ็อกเก็ต - สามเท่าของความจุหน่วยความจำของ Westmere EX เวอร์ชั่น 15-core จะมีให้เลือกสองแพ็คเกจ: รุ่นที่เข้ากันได้กับแพลตฟอร์ม Romley (Socket-R) ที่มีอยู่เพื่อการอัพเกรดที่ง่ายและอีกรุ่นหนึ่งที่เปิดใช้งานแพลตฟอร์มใหม่โดยใช้บัฟเฟอร์หน่วยความจำ
รายละเอียดเพิ่มเติม Haswell
Intel ยังให้รายละเอียดจำนวนมากเกี่ยวกับสถาปัตยกรรม Haswell ซึ่งใช้ในตระกูล Core ปัจจุบัน นอกจากนี้ยังใช้ทรานซิสเตอร์ 22nm Tri-Gate Intel กล่าวว่า Haswell ได้รวมเทคโนโลยีใหม่หลายอย่างเข้าด้วยกันรวมถึงตัวควบคุมแรงดันไฟฟ้าแบบครบวงจรหรือ FIVR (รวมแพลตฟอร์มจากตัวควบคุมแรงดันไฟฟ้าห้าตัวเป็นหนึ่งเดียว), DRAM cache แบบฝังตัวสำหรับประสิทธิภาพกราฟิกที่ดีขึ้น หน่วยจำนวนเต็ม SIMD ที่กว้างขึ้น
มีสามรูปแบบพื้นฐานของ Haswell: ประการแรกมี quad-core ที่สื่อสารกับ PCH แยกต่างหาก (Platform Controller Hub) ด้วยกราฟิกที่เร็วขึ้น (สองถึงสี่คอร์) ประการที่สองมีแพลตฟอร์ม ultrabook ที่รวม Haswell แบบดูอัลคอร์กับ PCH ในแพคเกจแบบมัลติชิปเดียว โปรเซสเซอร์สนับสนุนสถานะพลังงานต่ำกว่า PCH ได้รับการปรับเปลี่ยนเพื่อลดพลังงานและทั้งสองสื่อสารผ่านบัสพลังงานต่ำซึ่งทั้งหมดนี้ลดพลังงานสแตนด์บายลงได้ 95 เปอร์เซ็นต์ ในที่สุดก็มีรุ่นที่มีกราฟิก Iris Pro และแคช eDRAM 128MB ในแพ็คเกจเดียวกัน แพ็คเกจแบบหลายชิปใช้ IO บนแพ็คเกจที่ให้แบนด์วิดท์สูงที่ใช้พลังงานต่ำระหว่าง CPU และ PCH และ eDRAM
ขึ้นอยู่กับจำนวนของแกนประมวลผล CPU และกราฟฟิค (GT2 หรือ GT3) แฮสเวลมีที่ใดก็ได้จาก 960 ล้านถึง 1.7 พันล้านทรานซิสเตอร์และตัว Die มีขนาด 130 ถึง 260 ตารางมิลลิเมตร มันถูกออกแบบมาเพื่อทำงานที่ 0.7 ถึง 1.1 โวลต์ที่มีช่วงความถี่กว้างถึง 1.1 ถึง 3.8GHz
128GB eDRAM die มีขนาด 77 ตารางมิลลิเมตรและให้แบนด์วิดท์สูงสุดที่ 102GBps Intel กล่าวว่าเมื่อเทียบกับระบบเดียวกันที่ไม่มี eDRAM แคชเพิ่มเติมให้ประสิทธิภาพที่เพิ่มขึ้นถึง 75 เปอร์เซ็นต์แม้ว่าประสิทธิภาพโดยรวมจะเพิ่มขึ้น 30 ถึง 40 เปอร์เซ็นต์
AMD ของ Steamroller Powers Kaveri
AMD ซึ่งมีแนวโน้มที่จะใส่กราฟิกเพิ่มเติมในสิ่งที่เรียกว่าหน่วยประมวลผลเร่งด่วน (APUs หรือโปรเซสเซอร์ที่รวมซีพียูและกราฟิก) มุ่งเน้นไปที่ซีพียูแกนใหม่ที่รู้จักกันในชื่อ Steamroller ซึ่งใช้ในโปรเซสเซอร์ Kaveri รุ่นใหม่ของ บริษัท แกน Steamroller ที่ผลิตในกระบวนการ CMOS ขนาด 28 นาโนเมตรมีทรานซิสเตอร์ 236 ล้านตัวในพื้นที่ 29.47 ตารางมิลลิเมตร ซึ่งรวมถึงแกนเลขจำนวนเต็มสองคอร์ชุดถอดรหัสคำสั่งสองชุดและองค์ประกอบที่แชร์หลายรายการรวมถึงการดึงคำสั่งหน่วยจุดลอยตัวและแคช L2 2MB โดยทั่วไปแล้ว AMD ใช้หนึ่งในโมดูล Steamroller เหล่านี้ในชิป "ดูอัลคอร์" (สะท้อนให้เห็นถึงจำนวนเต็ม 2 คอร์) และอีกสองตัวในชิป "quad-core"
เมื่อเทียบกับ Piledriver core รุ่นก่อนหน้าซึ่งผลิตในกระบวนการ 32nm Soi Steamroller เพิ่มหน่วยถอดรหัสคำสั่งที่สองหน่วยความจำแคชขนาดใหญ่ที่แชร์ 96KB และการปรับปรุงอื่น ๆ เอเอ็มดีกล่าวว่าสิ่งนี้นำไปสู่คำสั่งมากขึ้น 14.5 เปอร์เซ็นต์ต่อรอบซึ่งแปลว่าประสิทธิภาพที่ดีขึ้น 9% สำหรับแอพพลิเคชั่นแบบเธรดเดี่ยวและประสิทธิภาพที่ดีขึ้น 18 เปอร์เซ็นต์สำหรับแอพแบบเธรดคู่ นอกจากนี้ยังสามารถทำงานที่ความถี่สูงกว่า 500MHz ที่กำลังเดียวกันหรือส่งมอบประสิทธิภาพการทำงานเดียวกันกับการลดพลังงาน 38 เปอร์เซ็นต์ แกน Steamroller ได้รับการออกแบบให้ทำงานที่ช่วง 0.7 ถึง 1.45 โวลต์
โปรเซสเซอร์มือถือจาก MediaTek, Renesas และ Qualcomm
บริษัท จำนวนหนึ่งให้การนำเสนอเกี่ยวกับโปรเซสเซอร์ที่ใช้ ARM ของพวกเขา
MediaTek พูดคุยเกี่ยวกับโปรเซสเซอร์แบบมัลติคอร์ (HMP) แบบ 28nm ที่แตกต่างกันด้วยซีพียูแบบ quad-core และ GPU คู่ ชิป MediaTek มี Cortex A15 สองคอร์ทำงานที่ 1.8GHz และคอร์เท็กซ์ A7 สองคอร์ทำงานที่ 1.4GHz รวมกับ Imagination G6200 400MHz dual-core GPU นอกจากนี้ยังมีตัวแปลงสัญญาณวิดีโอฮาร์ดแวร์ HD เต็มรูปแบบและหน่วยประมวลผลภาพเซ็นเซอร์ 13 ล้านพิกเซล
MediaTek ยังพูดถึงเทคโนโลยี PTP (ประสิทธิภาพความร้อนและพลังงาน) ที่ตรวจสอบชิปและควบคุมพลังงาน ในกรณีนี้ บริษัท กล่าวว่า PTP ช่วยให้สามารถเพิ่มความเร็วนาฬิกาได้ถึง 23 เปอร์เซ็นต์หรือประหยัดพลังงานได้มากถึง 41%
ชิปนี้ใช้การประมวลผล HMP ที่แท้จริงของ ARM ซึ่งหมายความว่าการรวมกันของแกนขนาดใหญ่และขนาดเล็กจากหนึ่งถึงสี่สามารถทำงานได้ขึ้นอยู่กับปริมาณงาน MediaTek กล่าวว่าด้วยการใช้ HMP ที่แท้จริงชิปสามารถมอบประสิทธิภาพการทำงานที่ดีขึ้น 33-51 เปอร์เซ็นต์สำหรับงานหนักหรือประสิทธิภาพการใช้พลังงานที่ดีขึ้น 2-5x สำหรับปริมาณงานเบาขณะที่การจัดการระบายความร้อนแบบปรับได้ให้ประสิทธิภาพเพิ่มขึ้นอีก 10 เปอร์เซ็นต์
Renesas นำเสนอโปรเซสเซอร์ heterogeneous 28nm HPM แบบแปดแกน "ที่เสนอ" ที่ออกแบบมาสำหรับอุปกรณ์พกพาและระบบ Infotainment ในรถยนต์ ชิปนี้ใช้คอร์เทกซ์ A15 2 คอร์สี่คอร์และคอร์เทกซ์ A7 1 คอร์สี่ตัว มีความสามารถในการใช้งานทั้ง 8 คอร์พร้อมกันเพื่อประสิทธิภาพสูงสุด แต่ยังใช้สถาปัตยกรรมที่แตกต่างกันและเทคนิคการจัดการพลังงานเพื่อปรับประสิทธิภาพให้เหมาะสมกับเวิร์กโหลดหรือซองจดหมายพลังงาน
Qualcomm อธิบายหน่วยประมวลผลสัญญาณดิจิตอล Hexagon ซึ่งใช้ใน SoC มือถือสำหรับการใช้งานด้านมัลติมีเดียและโมเด็มที่หลากหลาย รุ่นปัจจุบันผลิตขึ้นในกระบวนการ CMOS CMOS เป็นกลุ่ม 28 มม. การออกแบบนี้กำหนดเป้าหมายคำสั่งสูงต่อนาฬิกาซึ่งตรงข้ามกับความถี่ในการใช้งานที่สูง
ในด้านเซิร์ฟเวอร์ ARM Applied Micro ได้พูดคุยเกี่ยวกับโปรเซสเซอร์ ARMv8 รุ่น 64 บิตรุ่นแรกของ บริษัท ที่ประกาศครั้งแรกในระหว่างการประชุมสุดยอด Open Compute ล่าสุด สิ่งนี้ขึ้นอยู่กับโมดูลตัวประมวลผล "Potenza" (PMD) ซึ่งมีสองคอร์ที่แชร์แคช L2 256KB Potenza ถูกสร้างขึ้นใน CMOS 40nm Bulk และ PMD แต่ละตัวมีทรานซิสเตอร์ 84 ล้านตัวและใช้พื้นที่ตาย 14.8 ตารางมิลลิเมตร มันสามารถทำงานได้สูงถึง 3GHz ที่ 0.9 โวลต์ แต่เฉลี่ย 4.5W ภายใต้ภาระงานทั่วไป แพลตฟอร์มเซิร์ฟเวอร์ X-Gene 3 ประกอบด้วยสี่ PMDs (แปดคอร์), แคช L3 8MB ที่ใช้ร่วมกันและช่องหน่วยความจำ DRAM สี่ช่องรอบสวิตช์ส่วนกลาง นอกจากนี้ยังรวม 10GB Ethernet, SATA 2/3, PCIe Gen. 3 และ USB 3.0
เทคโนโลยีชิปกระบวนการรุ่นต่อไป
นอกจากนี้ยังมีการนำเสนอเกี่ยวกับเทคโนโลยีกระบวนการผลิตชิปรุ่นต่อไปอีกด้วยเนื่องจากผู้ผลิตชิปรายใหญ่เกือบทั้งหมดมีแผนที่จะย้ายไปผลิต 3D หรือ FinFET ที่โหนด 14 หรือ 16nm (หลังจาก Intel ซึ่งมีชิป 22nm จำหน่ายแล้ว ด้วยเทคโนโลยีดังกล่าว)
ซัมซุงพูดคุยเกี่ยวกับกระบวนการ 14nm FinFET ที่กำลังจะมาซึ่งแสดงอาร์เรย์ SRAM 128Mb 6T และชิปทดสอบ Samsung กล่าวว่า FinFETs เป็นโซลูชั่นที่ดีสำหรับ SoCs มือถือที่ใช้พลังงานต่ำเนื่องจากให้การปรับขนาดที่ดีการรั่วไหลของกระแสสูงและต่ำและการควบคุมช่องสัญญาณสั้น ๆ ที่ดี
สิ่งนี้ยังทำให้เกิดความท้าทายสำหรับ SRAM ด้วยเช่นกันเนื่องจากแรงดันไฟฟ้าของ SRAM ไม่ได้ถูกปรับอัตราส่วน ตอนนี้ SRAM ใช้พื้นที่การตายของ SoC 20-30 เปอร์เซ็นต์ แต่ใช้พลังงานประมาณ 40-50 เปอร์เซ็นต์ เพื่อแก้ไขปัญหาเหล่านี้ Samsung ได้เสนอเทคนิคใหม่ในการใช้งาน SRAM โดยใช้ FinFET ทรานซิสเตอร์ที่แรงดันไฟฟ้าที่ต่ำกว่า
TSMC แก้ไขปัญหาที่คล้ายกันโดยแสดงชิป SRAM 16nm 128Mb TSMC กล่าวว่า FinFET ได้กลายเป็นเทคโนโลยีหลักสำหรับการผลิตเกินกว่า 20nm แต่ขนาดของความกว้างและความยาวของช่องด้วย FinFET นั้นเป็นความท้าทายสำหรับการปรับขนาด 6T-SRAM แบบเดิมและแรงดันไฟฟ้า TSMC เสนอเทคนิคการช่วยเหลือการเขียนสองวิธีเพื่อแก้ไขปัญหาเหล่านี้
สิ่งเหล่านี้เป็นปัญหาด้านเทคนิค แต่การแก้ไขปัญหานั้นมีความสำคัญหากเราจะได้ชิปที่มีความหนาแน่นมากขึ้นและประหยัดพลังงานมากขึ้นในอนาคต
